

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2002-353740
 (43)Date of publication of application : 06.12.2002

(51)Int.Cl. H03C 3/00
 H03B 5/12
 H03L 7/099
 H04B 1/713
 H04B 17/00
 H04L 27/00

(21)Application number : 2001-158823
 (22)Date of filing : 28.05.2001


(71)Applicant : HITACHI LTD
 (72)Inventor : MIYAGAWA HIROKAZU
 YAMAMOTO KATSUMI
 MATSUURA TATSUJI
 KOKUBO MASARU

(54) SEMICONDUCTOR INTEGRATED CIRCUIT FOR MODULATION AND INSPECTION METHOD FOR OSCILLATION CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To realize an LC oscillation type VCO circuit with less frequency shift and to provide a frequency hopping system wireless communication system employing the VCO circuit.

SOLUTION: The semiconductor integrated circuit for modulation adopting a frequency hopping system that directly controls the LC oscillation type VCO (134) on the basis of transmission data and selects a carrier frequency to transmit data is provided with a current adjustment circuit (142) that changes a current of a digital/analog converter (132) generating a control voltage for the VCO depending on the carrier frequency so that a deviation in a modulation side control input voltage (Vcont2) indicates a characteristics reverse to a modulation frequency shift characteristics thereby eliminating the shift of the modulation frequency in the VCO.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開2002-353740

(P2002-353740A)

(43)公開日 平成14年12月6日 (2002.12.6)

(51)Int.Cl ⁷	識別記号	F 1	マーク ⁷ (参考)
H 03 C 3/00		H 03 C 3/00	Z 5 J 0 8 1
H 03 B 5/12		H 03 B 5/12	B 5 J 1 0 6
H 03 L 7/099		H 04 B 17/00	H 5 K 0 0 4
H 04 B 1/713		H 03 L 7/08	F 5 K 0 2 2
17/00		H 04 L 27/00	Z 5 K 0 4 2

審査請求 未請求 請求項の数10 O.L (全 14 頁) 最終頁に続く


(21)出願番号	特願2001-158823(P2001-158823)	(71)出願人	000005108 株式会社日立製作所 東京都千代田区神田駿河台四丁目6番地
(22)出願日	平成13年5月28日(2001.5.28)	(72)発明者	宮川 裕和 東京都小平市上水本町五丁目20番1号 株式会社日立製作所半導体グループ内
		(72)発明者	山本 克己 東京都小平市上水本町五丁目20番1号 株式会社日立製作所半導体グループ内
		(74)代理人	100085811 弁理士 大日方 富雄
			最終頁に続く

(54)【発明の名称】 変調用半導体集積回路および発振回路の検査方法

(57)【要約】

【課題】 周波数偏移が少ないLC発振型VCO回路およびそれを用いた周波数ホッピング方式の無線通信システムを実現する。

【解決手段】 LC発振型VCO(134)を送信データに基づいて直接制御して変調を行なうとともに、キャリア周波数を切り替えてデータ送信を行なう周波数ホッピング方式の変調用半導体集積回路において、VCOの制御電圧を発生するDA変換回路(132)の電流値をキャリア周波数に応じて変化させる電流調整回路(142)を設けて、VCOの変調側制御入力電圧(Vcnt2)の偏差が、変調周波数偏移特性と逆の特性を示すようにし、これによってVCOにおける変調周波数偏移をなくすようにした。



【特許請求の範囲】

【請求項1】 第1の制御電圧により電圧制御発振回路を制御して基本となる周波数信号を生成し、伝送データに基づく第2の制御電圧により上記電圧制御発振回路を制御して周波数変調を行ない、基本周波数を変化させてデータ送信を行なう変調用半導体集積回路であって、上記基本周波数の変化に応じて、上記電圧制御発振回路の第2制御電圧の偏差が、電圧制御発振回路の変調周波数偏移特性と逆の特性を示すように、上記第2の制御電圧を発生する回路の基準電流値を制御するようにしたことを特徴とする変調用半導体集積回路。

【請求項2】 上記電圧制御発振回路の発振出力と基準クロック信号の位相を比較する位相比較回路と、該位相比較回路で検出された位相差に応じて該位相差をなくすような電圧を発生して上記電圧制御発振回路に上記第1の制御電圧として印加する制御電圧生成回路とを備え、上記電圧制御発振回路と上記位相比較回路と上記制御電圧生成回路とがフェーズ・ルックド・ループを構成していることを特徴とする請求項1に記載の変調用半導体集積回路。

【請求項3】 上記第2の制御電圧は、上記フェーズ・ルックド・ループとは別個の経路から上記電圧制御発振回路に供給されるように構成されていることを特徴とする請求項2に記載の変調用半導体集積回路。

【請求項4】 上記第2の制御電圧を発生する回路は、ディジタル伝送データ信号をサンプリングして演算を行なうディジタルフィルタと、該ディジタルフィルタの出力をD/A変換するD/A変換回路とからなり、上記制御される基準電流値は上記D/A変換回路の基準電流値であることを特徴とする請求項1～3のいずれかに記載の変調用半導体集積回路。

【請求項5】 上記フェーズ・ルックド・ループ内には上記発振回路の発振出力を計数する可変カウンタ回路と、該可変カウンタ回路が計数を行なう値を設定するレジスタとを備え、該レジスタの設定値が変更されることにより上記基本周波数が変化されるとともに、上記レジスタの設定値に応じて上記基準電流値が制御されるように構成されていることを特徴とする請求項1～4に記載の変調用半導体集積回路。

【請求項6】 上記基準電流値を調整するトリミング回路を備えていることを特徴とする請求項1～5に記載の変調用半導体集積回路。

【請求項7】 上記電圧制御発振回路は、第1の可変容量手段および第2の可変容量手段を備え、上記第1の可変容量手段の容量値が上記第1の制御電圧により、また上記第2の可変容量の容量値が上記第2の制御電圧により変化されることでそれぞれ発振周波数が変化されるように構成していることを特徴とする請求項1～6のいずれかに記載の変調用半導体集積回路。

【請求項8】 上記可変カウンタ回路の計数結果が外部

端子を介して外部へ読出し可能に構成されていることを特徴とする請求項5に記載の変調用半導体集積回路。

【請求項9】 上記可変カウンタ回路の計数結果は、上記レジスタおよび該レジスタへの設定経路を介して上記外部端子より読出し可能に構成されていることを特徴とする請求項8に記載の変調用半導体集積回路。

【請求項10】 第1の制御電圧および第2の制御電圧によりそれぞれ発振周波数が制御可能な電圧制御発振回路と、該電圧制御発振回路の発振出力と基準クロック信号の位相を比較する位相比較回路と、該位相比較回路で検出された位相差に応じて該位相差をなくすような電圧を発生して上記電圧制御発振回路に上記第1の制御電圧として印加する制御電圧生成回路とを備え、上記電圧制御発振回路と上記位相比較回路と上記制御電圧生成回路とがフェーズ・ルックド・ループを構成し、上記第2の制御電圧は、上記フェーズ・ルックド・ループのループ経路とは別の経路から上記電圧制御発振回路に供給されるように構成されている半導体集積回路の検査方法であって、

検査時には上記第2の制御電圧として通常動作時における電圧よりも大きな電圧を印加して上記発振回路を発振動作させ、該発振回路の出力をカウンタで計数し、所定時間内に上記カウンタが計数した値を参照して上記発振回路の上記第2の制御電圧による周波数の変化を検査するようにしたことを特徴とする発振回路を内蔵した半導体集積回路の検査方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は、LC発振型VCO(電圧制御発振器)回路の周波数偏移の低減に適用して有効な技術に関し、例えば周波数ホッピング方式を採用した無線通信システムの送信系に設けられるVCO回路の制御に利用して有効な技術に関する。

【0002】

【従来の技術】 無線通信の発展に伴ない、様々な通信方式による信号が飛び交っている中でデータ通信を行なった場合、信号同士の干渉やフェージングにより正しいデータ送信が保証されなくなるおそれがある。そこで、キャリア周波数信号を変化させて、隣接周波数帯の信号同士の混信を防止する無線通信システムがある。例えばパソコンやプリンタなどの周辺装置間での無線通信によるデータ送信に関する規定を定めているブルートゥースと呼ばれる規格では、送信方式として図9に示すように、2.4GHz～2.48GHzの周波数帯(以下、2.4GHz帯と称する)において1MHzごとの周波数ホッピングによるスペクトラム拡散方式を採用して、隣接周波数帯の信号同士の混信を防止するようにしている。また、ブルートゥース規格では、2.4GHz帯のキャリア周波数信号に±160kHzで変調をかけてデータを送信する周波数変調方式が採用されている。

【0003】このような周波数変調を行なう場合、送信するデータにより直接VCO回路を制御して周波数を制御する方式が考えられる。また、VCO回路には、制御電圧で電流を変化させて発振周波数を制御する方式の回路や制御電圧で可変容量の容量値を変化させて発振周波数を制御するLC発振型VCOと呼ばれる回路が知られている。

【0004】

【発明が解決しようとする課題】例えば周波数ホッピング方式で送信データにより周波数変調をかける場合には、データによる周波数変調の他にキャリア周波数そのもののホッピング制御があるため、2つの制御系が必要とされる。そこで、本発明者らは、上記無線通信システムを採用した無線通信用LSI（大規模半導体集積回路）の開発に当たって、図2に示すようなバラクタダイオードを使用したLC発振型VCOを用いることについて検討した。

【0005】その結果、LC発振型VCOを用いて送信データでVCO直接制御して変調させる方式を採用すると、キャリア周波数の切替えによって周波数偏移が生じるという不具合があることが明らかとなった。例えば、ブルートゥース規格では、2.4GHz帯のキャリア周波数信号に±160kHzで変調をかけた信号を送信す

$$\begin{aligned}\frac{df_{osc}}{dC} &= \frac{1}{2\pi\sqrt{LC}} \cdot \left(-\frac{1}{2}\right) \cdot \left(\frac{1}{\sqrt{C}}\right)^3 \\ &= \frac{1}{2\pi\sqrt{LC}} \cdot \left(-\frac{1}{2}\right) \cdot \left(\frac{1}{C}\right) \\ &= \left(-\frac{1}{2}\right) \cdot \frac{f_{osc}}{C} = \left(-\frac{1}{2}\right) \cdot f_{osc} \cdot (2\pi f_{osc})^2 \cdot L = -2\pi^2 \cdot f_{osc}^3 \cdot L\end{aligned}$$

となる。

【0009】従って、容量Cの変化に対する周波数変化率（ df_{osc}/dC ）は、 f_{osc} の3乗に比例する。上記ホッピングキャリア周波数制御に伴なう上記合成容量の変化に伴なう周波数変化によって、VCOの変調利得が変化して、図7（A）に示すようにキャリア周波数に応じて変調周波数が偏移してしまうことが明らかとなった。これは、ホッピング制御されるキャリア周波数の側はクローズド・ループで発振周波数が制御されるのに対し、変調をかける側はオープン・ループで発振周波数が制御されるためであると考えられる。

【0010】そして、変調周波数偏移は、VCOの発振周波数 f_{osc} が2.402GHzから2.480GHzにホッピングした場合に最大となり、 $f_1 = 2.402\text{GHz}$, $f_2 = 2.480\text{GHz}$ としたとき、変調利得偏移は、

【数3】

る場合に、±140～175kHzの範囲で変調をかけば良いとされている。つまり、35kHzのマージンが許容されている。

【0006】ところが、本発明者らが上記LC発振型VCOについて検討したところ、送信データに応じて同一の振幅で変調をかけようとした場合、つまり図2のVCOにおいてキャリア周波数にかかわらず制御電圧 V_{cnt2} の振幅を一定にして発振周波数を制御しようとした場合、周波数ホッピングのための他方の制御電圧 V_{cnt1} で周波数を切り替えたときに一方のバラクタダイオードDv11, Dv12の容量のみでなく、他方のバラクタダイオードDv21, Dv22との合成容量までもが変化する。

【0007】ここで、LC発振型VCOの発振周波数 f_{osc} は、

【数1】

$$f_{osc} = \frac{1}{2\pi\sqrt{LC}}$$

である。

【0008】容量Cの変化に対する周波数変化率（ df_{osc}/dC ）は、

【数2】

$$\frac{\text{上限周波数での変調利得}}{\text{下限周波数での変調利得}} = \left(\frac{f_2}{f_1}\right)^3 = \left(\frac{2.48\text{GHz}}{2.402\text{GHz}}\right)^3 \approx 1.1$$

となる。

【0011】つまり、VCOの発振周波数の上限と下限では、変調利得に10%の変動が発生し、図7（A）のようになる。なお、図7（A）では、2.44GHzのときの周波数偏移が「1」、すなわちキャリア周波数が2.44GHzのときの変調周波数が所望の160kHzとなるように制御電圧 V_{cnt2} が設定されているとして、他の周波数における偏移を比率で表わしているので、10%は16kHzに相当する。

【0012】従って、35kHzの周波数マージンのうち実に16kHzが周波数ホッピングで失われてしまい、実質的な周波数マージンは20kHz以下となってしまう。これに温度変化や電源電圧変動を考慮すると、実際の周波数マージンはさらに少くなり、他の回路の設計にしわ寄せが行ってしまい、最適な特性を有する送信系回路を設計することが非常に困難になることが明ら

かとなった。

【0013】この発明の目的は、上記のような課題を解決するためになされたもので、LC発振型VCO回路およびそれを用いた周波数ホッピング方式の無線通信システムに使用する変調用半導体集積回路におけるVCOの周波数偏移を低減することにある。

【0014】この発明の他の目的は、混信が少なくかつ正確なデータ送信を行なえる無線通信システムを構成可能な変調用半導体集積回路を提供することにある。

【0015】この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。

【0016】

【課題を解決するための手段】本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。

【0017】すなわち、第1の制御電圧により電圧制御発振回路を制御して基本となる周波数信号を生成しながら伝送データに基づく第2の制御電圧により上記電圧制御発振回路を制御して周波数変調を行なうとともに、基本周波数を変化させてデータ送信を行なう変調用半導体集積回路において、上記基本周波数の変化に応じて、上記電圧制御発振回路の第2制御電圧の偏差が、電圧制御発振回路の変調周波数偏移特性と逆の特性を示すように、上記第2の制御電圧を発生する回路の基準電流値を制御するようにした。

【0018】より具体的には、LC発振型VCOによりキャリア周波数信号を生成しながらLC発振型VCOを伝送データに基づいて制御して周波数変調を行なうとともに、キャリア周波数を変化させてデータ送信を行なう変調用半導体集積回路において、VCOの制御電圧を発生する回路（例えばDA変換回路）の基準電流値をキャリア周波数の変化に応じて変化させることで、VCOの変調側制御入力電圧（Vcnt2）の偏差が、図7（A）に示すような傾向のVCO変調周波数偏移特性と逆の図7（B）のような特性を示すようにし、これによって図7（C）のようにVCOにおける変調周波数偏移をなくすようにしたものである。

【0019】上記した手段によれば、VCOにおける変調周波数偏移がなくなるため、周波数マージンを多くすることができ、これによって回路設計が容易になる。また、上記のような構成を有する変調用半導体集積回路を周波数ホッピング方式の無線通信システムに適用した場合には、混信が少なくかつ正確なデータ送信を行なえる無線通信システムを実現することができる。

【0020】また、望ましくは、上記電圧制御発振回路の発振出力と基準クロック信号の位相を比較する位相比較回路と、該位相比較回路で検出された位相差に応じて該位相差をなくすような電圧を発生して上記電圧制御発振回路に上記第1の制御電圧として印加する制御電圧生

成回路とを設け、上記電圧制御発振回路と上記位相比較回路と上記制御電圧生成回路とがフェーズ・ルックド・ループを構成するようにする。これにより、キャリア周波数のような基準周波数の信号を安定かつ精度良く発生させることができる。

【0021】さらに、望ましくは、上記第2の制御電圧は、上記フェーズ・ルックド・ループとは別個の経路から上記電圧制御発振回路に供給されるように構成する。これにより、第2の制御電圧もフェーズ・ルックド・ループ内で形成するような回路に比べて回路を単純にすることができる、回路設計が容易となるとともに回路の占有面積も少なくすることができる。

【0022】さらに、上記第2の制御電圧を発生する回路が、ディジタル伝送データ信号をサンプリングして積和演算を行なうディジタルフィルタと、該ディジタルフィルタの出力をDA変換するDA変換回路とから構成される場合に、上記制御される基準電流値は上記DA変換回路の基準電流値とする。DA変換回路の電流値を調整する技術は以前から良く使用されている技術であり、このような公知の技術を利用することで容易に所望の特性を有する制御電圧を生成することができる。

【0023】また、上記フェーズ・ルックド・ループ内には上記発振回路の発振出力を計数する可変カウンタ回路と、該可変カウンタ回路が計数を行なう値を設定するレジスタとを設け、該レジスタの設定値が変更されることにより上記基本周波数が変化するとともに、上記レジスタの設定値に応じて上記基準電流値が制御されるよう構成する。これにより、周波数を切り替えるためのレジスタと基準電流値を調整するためのレジスタを別個に用意する必要がなくなり、回路の規模を小さくすることができるとともに設定も1回で行なえるようになる。

【0024】さらに、上記基準電流値を調整するトリミング回路を設けるのが望ましい。これにより、精度の高い変調を行なわせることができるようになる。

【0025】また、上記電圧制御発振回路には、第1の可変容量手段および第2の可変容量手段を設け、上記第1の可変容量手段の容量値が上記第1の制御電圧により、また上記第2の可変容量の容量値が上記第2の制御電圧により変化されることでそれぞれ発振周波数が変化されるよう構成する。これにより、1つの発振回路で2系統の制御を行なうことができるシステムを容易に実現することができる。

【0026】さらに、上記可変カウンタ回路の計数結果を外部端子を介して外部へ読み出し可能に構成する。これにより、内部にもともと設けられているカウンタを用いて発振周波数の検査を行なうことができるようになる。さらに、上記可変カウンタ回路の計数結果は、上記レジスタおよび該レジスタへの設定経路を介して上記外部端子より読み出し可能に構成するのが望ましい。これにより、カウンタの値を読み出すための経路を別個に設ける

必要がなく、回路規模を小さくすることができる。

【0027】本出願に係る検査方法は、第1の制御電圧および第2の制御電圧によりそれぞれ発振周波数が制御可能な電圧制御発振回路と、該電圧制御発振回路の発振出力と基準クロック信号の位相を比較する位相比較回路と、該位相比較回路で検出された位相差に応じて該位相差をなくすような電圧を発生して上記電圧制御発振回路に上記第1の制御電圧として印加する制御電圧生成回路とを備え、上記電圧制御発振回路と上記位相比較回路と上記制御電圧生成回路とがフェーズ・ルックド・ループを構成しているとともに、上記第2の制御電圧は、上記フェーズ・ルックド・ループのループ経路とは別の経路から上記電圧制御発振回路に供給されるように構成されている半導体集積回路において、検査時には上記第2の制御電圧として通常動作時における電圧よりも大きな電圧を印加して上記発振回路を発振動作させ、該発振回路の出力をカウンタで計数し、所定時間内に上記カウンタが計数した値を参照して上記発振回路の上記第2の制御電圧による周波数の変化を検査するようにしたものである。かかる検査方法によれば、同一のカウンタを使用しても通常動作時よりも高い精度で発振出力を計数することができ、精度の高い周波数検査が可能となる。

【0028】

【発明の実施の形態】以下、本発明の好適な実施例を図面に基づいて説明する。

【0029】図1には、本発明に係る変調用半導体集積回路を利用して好適な無線通信システムの構成例が示されている。図1において、ATは信号電波の送受信用アンテナ、SWは送受信切替え用のスイッチ、110はアンテナATより受信された信号を中間周波数にダウンコンバートしてから復調、増幅しベースバンド信号に変換する受信系回路110、130はアンテナATより送信するベースバンド信号を変調し周波数変換する送信系回路である。

【0030】送信系回路130は、入力矩形波信号をサンプリングして変調のためのコードを生成するガウスフィルタ131と、該フィルタの出力をDA変換して階段波形の信号を生成するDA変換回路132と、生成された階段波形の信号を滑らかな波形にするローパスフィルタ133と、電圧制御発振回路(VCO)からなりローパスフィルタ133の出力電圧により発振周波数が制御されることで変調を行なう周波数変換回路134と、周波数変換された信号を受けてアンテナATを駆動して信号電波の送信を行なうパワーアンプ135などから構成される。

【0031】さらに、この実施例の送信系回路130には、上記VCO134の出力を分周するカウンタ136と、該カウンタ136の出力の位相と例えば13MHzのような基準クロックφcの位相とを比較して位相差に応じた電圧を発生して上記VCO134の発振周波数を

制御する位相比較回路137とが設けられており、VCO134とカウンタ136と位相比較回路137とでPLL(フェーズ・ルックド・ループ)回路が構成され、キャリア周波数信号を発生する。そして、送信データを反映しているローパスフィルタ133の出力電圧によりVCO134の発振周波数を変化させることでキャリア周波数信号を変調させるように構成されている。

【0032】また、この実施例の無線通信システムでは、上記カウンタ136に付随して設けられているレジスタに設定されているカウンタ136が計数すべきカウント値をベースバンド回路350からの設定で変更することにより、キャリア周波数を例えば1MHzのような単位でずらして、いわゆる周波数ホッピングによるスペクトラム拡散方式のデータ送信を行なうことができるようになっている。

【0033】この実施例では、上記ガウスフィルタ131として、入力データを順次取り込むシフトレジスタと、取り込まれたデータとフィルタ係数とを掛け算し順次加算する積和演算器とから構成されたFIR(Finite Impulse Response)型フィルタが用いられている。特に制限されるものでないが、入力シフトレジスタは7段であり、フィルタ係数は5ビット、フィルタ出力も5ビットである。

【0034】受信系回路110は、アンテナATより受信された信号を増幅する低雑音増幅回路(LNA)111と、増幅された受信信号と上記送信側VCOからの発振信号とを合成することで中間周波数(例えば2MHz)の信号にダウンコンバートするミクサ(MIX)112と、隣接チャネルからの漏洩信号を除去して当該チャネルの信号成分を抽出するバンドパスフィルタ113と、受信信号を所定の振幅まで増幅する利得可変なプログラマブル・ゲイン・アンプ(AGC)114と、アナログ信号をデジタル信号に変換するAD変換回路115と、受信データを復調する復調整回路116と、復調された信号から高周波成分(ノイズ)を除去してベースバンド回路350へ受信データを渡すローパス・フィルタ(LPF)117などから構成される。

【0035】図2には、上記送信系回路130を構成するVCO134として用いられるLC発振型発振回路の一実施例を示す。この実施例の発振回路は、図2に示されているように、エミッタ共通接続されかつ互いにベースとコレクタとが交差結合された一対のバイポーラ・トランジスタQ1、Q2と、該トランジスタQ1、Q2の共通エミッタと接地点との間に接続された定電流源Icと、各トランジスタQ1、Q2のコレクタと電源電圧端子Vccとの間にそれぞれ接続されたインダクタンスL1、L2と、上記トランジスタQ1、Q2のコレクタ端子間に直列に接続された容量C11、抵抗R11、R12、容量C12およびこれらと並列に接続された容量C21、抵抗R21、R22、容量C22と、上記各容量

C11, C12, C21, C22と抵抗R11, R12, R21, R22との接続ノードn11, n12, n21, n22と接地点との間に接続されたバラクタダイオードDv11, Dv12, Dv21, Dv22とから構成されている。

【0036】そして、抵抗R11とR12との接続ノードn10に、図1に示されている位相比較回路136からの制御電圧Vcnt1が印加されてキャリア周波数を決定し、抵抗R21とR22との接続ノードn20に、図1に示されているロウパスフィルタ133からの周波数変調用制御電圧Vcnt2が印加されて変調周波数を制御するように構成されている。このように閉ループのPLL回路で安定した正確なキャリア周波数信号を発生させ、外から制御電圧を与えて周波数を変調させるように構成することにより、PLL回路のループ内部に変調のための信号を与えて制御する方式に比べて回路構成が簡単になり回路面積を小さくすることができる。

【0037】なお、VCO134に周波数変調用制御電圧Vcnt2を与える際には、PLL回路部のキャリア周波数が安定した状態でVCO134から位相比較回路137へのフィードバック経路を遮断し、直前の制御電圧Vcnt1をループフィルタ139の容量に保持させておくようすれば、キャリア周波数がずれるを防止することができる。また、変調が終了したら直ちにPLLのフィードバックを復活させることで、再び所望の周波数で正確な発振動作をさせることができる。

【0038】上記のように構成されたLC発振型VCOにおいては、前述したように、キャリア周波数のいかんにかかわらず制御電圧Vcnt2の振幅を一定にしたまま、周波数ホッピングのために他方の制御電圧Vcnt1でキャリア周波数を切り替えると、ノードn10の電位変化がノードn21, n22の電位に影響を与えるため、一方のバラクタダイオードDv11, Dv12の容量のみでなく、他方のバラクタダイオードDv21, Dv22との合成容量までもが変化することで最大で約10%もの周波数偏移が生じてしまう。そこで、この実施例においては、VCO134により発生されるキャリア周波数が変更されると、自動的にDA変換回路132の基準電流が、周波数偏移を小さくする方向へ調整されるように構成されている。

【0039】ここで、VCO134におけるキャリア周波数の切替えとそれに関連したDA変換回路132の電流調整の仕組みについて説明する。図3は、図1に示されている送信系回路130の構成をもう少し詳細に示したものである。図1と同一の回路ブロックには同一の符号を付してある。図1には示されていないが、位相比較回路137とVCO134との間には、位相比較回路137で検出された位相差に応じた電圧(正、負を含む)を発生するチャージポンプ138と、該チャージポンプ138の出力を平滑するループフィルタ139とが設け

られており、VCO134と分周器としてのカウンタ136と位相比較回路137とチャージポンプ138とループフィルタ139からなる閉ループにより、カウンタ136の出力の位相と基準クロックφ0との位相を一致させるようにフィードバックをかけ所定の周波数で発振するPLL回路が構成される。この閉ループのPLL回路で発生される発振信号がキャリア周波数信号とされる。

【0040】そして、この実施例においては、カウンタ136に付随して、カウンタ136が計数すべきカウント値をベースバンド回路350からの設定で変更することにより、キャリア周波数を1MHzのような単位でずらすためのレジスタ141が設けられている。ブルートゥース規格の場合には、例えば2.402GHz～2.480GHzの間で1MHzおきに設定される79チャネルのいずれのチャネルにもホッピングできるようにするため、レジスタ141は少なくとも7ビットで構成される。また、本実施例において、レジスタ141はカウンタ136と双方向にデータを伝達できるように構成されており、カウンタ136の計数値はレジスタ141を介して図示しない外部端子からチップ外へ読み出せるようになっている。さらに、カウンタ136の前段にはVCO134の発振出力を例えば1/64に分周する分周器140が設けられている。このように分周器140を設けておくことにより、レジスタ141への設定によりカウンタ136の計数値を変更する回路構成が簡単になる。

【0041】また、DA変換回路132に付随して、上記レジスタ141に設定された値に基づいてDA変換回路132の基準電流を調整する電流調整回路142が設けられている。これによって、VCO134により発生されるキャリア周波数がレジスタ141の設定値により変更されると、電流調整回路142によって自動的にDA変換回路132の基準電流が、周波数偏移を小さくする方向へ調整されるようになっている。レジスタ141の値は、図1に示されているベースバンド回路350が直接書き替えることができるよう構成されている。

【0042】図4には、上記DA変換回路132の一実施例を示す。この実施例のDA変換回路は、図4に示すように、210μAのような基準電流Irを流す基準電流源CS0と、該基準電流源CS0と直列に接続された電流源CS1と、この電流源CS1とカレントミラー接続されそれぞれ基準電流Irの1/32, 1/16, 1/8, 1/4, 1/2の電流を流す重み電流源Cw0～Cw4と、これらの重み電流源Cw0～Cw4と直列に接続された切替えスイッチSW0～SW4と、これらのスイッチSW0～SW4の共通接続端子側に接続された電流-電圧変換用抵抗Reとから構成されている。上記スイッチSW0～SW4の他方の端子はそれぞれ接地点に接続されており、重み電流源Cw0～Cw4の電流は

スイッチSW0～SW4により、電流-電圧変換用抵抗Reまたは接地点のいずれかに流されるように構成されている。

【0043】このDA変換回路132は、上記ガウスフィルタ131の出力B4～B0によってスイッチSW0～SW4が切替え制御されることで、抵抗側へ切り替えられたスイッチを流れる電流を合成した電流Icが抵抗Reに流されて電圧に変換され、これによってガウスフィルタ131の出力B4～B0に応じて25段階のいずれかの電圧DAVoutが outputされる。なお、本実施例のDA変換回路132には、特に制限されるものでないが、DA変換回路132やVCO134の製造バラツキによる発振周波数のバラツキを、DA変換回路132の基準電流Irを調整することで補正できるようにするため、ヒューズ素子などのプログラム要素とプローブを接触して電圧を印加するためのパッドなどを備えたトリミング回路143と、該トリミング回路143に設定もしくは印加されている値を電圧に変換してDA変換回路132の基準電流源CS0へ出力するためのトリミング用DA変換回路144とが設けられている。

【0044】また、本実施例においては、キャリア周波数の切替えに応じて基準電流Irを調整できるようにするため、上記DA変換回路132の基準電流源CS0と直列に接続された電流源CS1とカレントミラ接続されそれぞれ基準電流Irの1/20の電流を流す電流源CS11、CS12が設けられている。さらに、これらの電流源CS11、CS12と上記基準電流源CS0との間にはスイッチSW11、SW21が、また電流源CS11、CS12と接地点との間にはスイッチSW12、SW22が設けられ、電流源CS11、CS12とスイッチSW11、SW21およびSW12、SW22とによって電流調整回路142が構成されている。

【0045】そして、上記スイッチSW11、SW21およびSW12、SW22のうち、SW11とSW12は前記キャリア周波数切替え用のレジスタ141の7ビットの中の1ビット(B11)によって相補的にオン、オフ制御され、SW12とSW22は前記キャリア周波数切替え用のレジスタ141の他の1ビット(B12)によって相補的にオン、オフ制御されるように構成されている。

【0046】今仮に、スイッチSW11がオン、SW12がオフ、またスイッチSW21がオフ、SW22がオンされている状態を考えると、電流源CS11の電流はオンされたスイッチSW11を通して基準電流源CS0

に流れ、電流源CS12の電流はオンされたスイッチSW22を通して接地点へ流れ。これによって、カレントミラー回路のコピー元となる電流源CS1の電流は、基準電流Ir(210μA)よりもIr/20だけ少ない200μAとなる。同様にして、スイッチSW11がオフ、SW12がオン、またスイッチSW21がオフ、SW22がオンされている状態ではると、電流源CS11の電流と電流源CS12の電流は共にオンされたスイッチSW12、SW22を通して接地点へ流れため、カレントミラー回路のコピー元となる電流源CS1の電流は、基準電流Ir(210μA)そのものとなる。

【0047】一方、スイッチSW11がオン、SW12がオフ、またスイッチSW21がオフ、SW22がオンされている状態では、電流源CS11およびCS12の電流は共にオンされたスイッチSW11、SW21を通して基準電流源CS0に流れ、カレントミラー回路のコピー元となる電流源CS1の電流は、基準電流Ir(210μA)よりも2×Ir/20だけ少ない190μAとなる。このようにして、電流調整回路142によってDA変換回路132の重み電流源CS2～CS6の電流そのものが増減されるので、レジスタ141の設定値に応じて同一の入力に対してもDA変換出力電圧を調整することができる。具体的には、VCOの発振周波数に応じて、例えば表1のように上記レジスタ141の値(ビットB11、B12)を設定すれば良い。

【0048】表1には、本実施例におけるレジスタ141の設定値(ビットB11、B12)と、VCOの発振周波数と、スイッチSW11、SW12のオン、オフ条件と、DA変換回路の基準電流と、DA変換回路133の出力DAVoutとの関係を示す。表1においては、キャリア周波数が2.402GHz～2.422GHzのときはスイッチSW11、SW22を2個ともオフさせることで、DA変換回路の基準電流Irを210μAとし、キャリア周波数が2.423GHz～2.454GHzのときはスイッチSW11、SW22を1個だけオンさせることで、DA変換回路の基準電流Irを200μAとし、キャリア周波数が2.455GHz～2.480GHzのときはスイッチSW11、SW22を2個ともオンさせることで、DA変換回路の基準電流Irを190μAとしている。

【0049】

【表1】

PLL 生成スイッチング信号 (20mV)

VCO 出力周波数	B11	B12	SW11, SW21 の条件	DAC 基準電流	D/A 変換器の出力電圧
2402～2422MHz	0	0	2個オフ	210 μA (+5%)	V _{bais} ± (10mV+5%)
2423～2455MHz	1	0	1個オン	200 μA	V _{bais} ± 10mV
2456～2495MHz	1	1	2個オン	190 μA (-5%)	V _{bais} ± (10mV-5%)

【0050】図5には、表1の条件に従ってスイッチSW1～SW2の状態を設定した場合におけるVCO入力電圧の偏差と、変調周波数偏移を示す。図5(B)と図7(A)とを比較すると、本実施例を適用すると、キャリア周波数に応じてVCO入力電圧(V_{cnt2})が調整され、これによって変調周波数偏移が何ら調整しない場合には±0.5(±5%)あったものが、±0.25(±2.5%)の範囲に収まることが分かる。

【0051】以上、キャリア周波数が2.402GHz～2.480GHzを3つの領域に分けてDA変換回路の基準電流I_rを調整するようにした実施例を説明したが、原理的には、図4に示されている電流調整回路142の電流源とスイッチを78組設けてレジスタ141の設定値に応じて切り替えることで79個のすべてのチャネルのキャリア周波数に応じて電流を替えるようにすることが可能である。ただし、それでは電流調整回路142の回路規模が非常に大きくなってしまう。そこで、DA変換回路132の電流源Cw0～Cw4と同様に重み付けされた電流を流す例えば7個の電流源と7組のスイッチを設けることで電流調整回路142の回路規模の増大を抑制することができる。

【0052】また、79個のすべてのチャネルのキャリア周波数に応じて電流を替える代わりに、2.402～2.480GHzの周波数帯を5つの領域とか9つの領域に分割して5段階あるいは9段階でDA変換回路の基準電流I_rを調整するようにしてもよい。図6には、このうち5段階でDA変換回路の基準電流I_rを調整するようにした場合における変調周波数偏移を示す。

【0053】図6から明らかなように、5つの領域に分けるだけでも±5%あった変調周波数偏移を約±1%の範囲に収めることができることが分かる。この±1%という数値は、これを周波数に換算すると約3kHzであり、前述の35kHzというブルートゥース規格の周波数余裕に対して10%程度となるので、ブルートゥース規格の無線通信システムを設計する上で実用上特に支障のない値である。従って、DA変換回路132の基準電流I_rの調整は5段階で充分であり、5段階とすることでDA変換回路132に基準電流調整回路142を設けることに伴なう回路規模の増大を抑えることができる。

【0054】次に、図4に示されているトリミング回路143とトリミング用DA変換回路144の機能について説明する。

【0055】VCOを内蔵する半導体集積回路の製造プロセスにおいては一般にVCOの発振周波数が所望の許容範囲に入っているか試験する検査が行なわれ、外れている場合にはトリミング回路により調整することが行なわれる。本発明の対象となった無線通信用LSIにおいてもVCOの発振周波数が所望の許容範囲に入っているか調べる試験が必要である。ここで、キャリア周波数を発生するPLL回路での発振周波数は、PLL回路を一定時間発振動作させ、その間に変化したカウンタ136の値を読み出すことで、所望の許容範囲に入っているか比較的容易に知ることができる。

【0056】前記実施例のカウンタ136は、レジスタ141と連動して動作可能に構成されており、レジスタ141に対するイネーブル信号ENを有効レベルにするとこのレジスタ141によりカウンタ141がリセットされて計数を開始し、イネーブル信号ENが無効レベルにされるとそのときのカウンタ136の計数値がレジスタ141に保持されるように構成されている。ところが、このように構成されたカウンタを使用して、周波数変調をかけるガウスフィルタ131およびDA変換回路132の側からの制御電圧により変化するVCO134の発振周波数が所望の許容範囲に入っているか否かを精度良く調べることは比較的困難である。

【0057】具体的には、前述したように、ブルートゥース規格では、2.4GHz帯のキャリア周波数信号に±160kHzで変調をかけた信号を送信する場合に、±140～175kHzの範囲で変調をかけることが規定されている。この場合に、DA変換回路132側からの電圧で動作するVCOの発振周波数が所望の許容範囲に入っているか調べる方法としては、カウンタ136を利用してVCOの出力を所定時間だけ計数して、その値をレジスタ141を介して読み出すことで調べる方法が考えられるが、この実施例においては、カウンタ136の前段にVCO134の出力を1/64分周する分周器140が設けられているため、正確な測定ができない。

【0058】例えば2.4GHzのVCOの発振周波数を1/64分周して2905μs間だけ計数したときのカウンタの計数値は、2.4GHz×1/64×2905μs=108937であり、1カウント当たりの周波数は2.4GHz÷108937=22.031kHzとなる。このようなカウンタで、VCOの変調周波数が±140～175kHzの範囲に入っているかどうか調べると、そのカウント値は(±140～175kHz)÷22.031kHz=6～7であり、高い測定精度が

得られない。従って、正確なトリミングも困難となる。

【0059】そこで、本実施例においては、トリミング回路143に設けられているパッド（図示省略）から所定のコードを与えることでDA変換回路132の基準電流 I_r を10倍にして2mAの電流を流して動作させる仕組みを設けた。基準電流 I_r を10倍にして2mAにさせると、実施例のDA変換回路132の最大出力振幅は通常動作時（ $I_r = 200\mu A$ のとき）の10倍となる。これによって、160kHzの変調をかけるような信号がガウスフィルタ131から入力されたときのVCO134の発振周波数は10倍の1600kHzとなる。そのため、140～175kHzの範囲で変調周波

数が変動したときの上記カウンタ136の計数値は65～79となり、約10倍の精度が得られる。

【0060】表2には、通常動作モードでDA変換回路132を動作させたときと、通常動作モード時の10倍の基準電流 I_r でDA変換回路132を動作させたときの、下限変調周波数145kHz、目標変調周波数160kHz、上限変調周波数175kHzのそれぞれに対するカウンタの計数値がA欄とB欄に示されている。C欄には、本実施例の方式で検出されたトリミングを必要とする場合の計数値の例が示されている。

【0061】

【表2】

	通常モード		トリミングモード（10倍設定）		
	KHz	カウント値	KHz	正常カウント値	異常カウント値
下限 FM 変調周波数	145	6	1450	65	63 64
ターゲット 変調周波数	160	7	1600	72	70 71
上限 FM 変調周波数	175	7	1750	79	77 78
	(A)		(B)	(C)	

【0062】本実施例を適用すると表2のC欄のような計数値になる場合であっても、本実施例を適用しないでVCO134およびカウンタ136を動作させたとすると、そのときのカウンタの計数値はA欄のようになり、いずれの場合もトリミング不要と判定されてしまう。これに対し、C欄のような測定結果が得られれば、トリミング回路を調整してB欄のような計数値となるようにDA変換回路132の基準電流 I_r を調整してやれば、VCOの発振周波数の精度を高めることができることができる。

【0063】次に、上記トリミング回路143を用いてDA変換回路132の基準電流 I_r を調整する手順を、図8を用いて説明する。

【0064】先ず、VCO134に適当な大きさの制御電圧Vcnt1を印加してVCO134を発振動作させる（ステップS1、S2）。次に、レジスタ141にインエーブル信号ENを与えてVCO134の発振出力を所定時間だけカウンタ136で計数させ、その計数値をレジスタ141を介して読み出してVCO134の発振周波数を知る（ステップS3）。そして、VCO134が2.44GHzで動作するように制御電圧Vcnt1の値を変更して発振動作させる（ステップS4）。なお、このときの発振出力も所定時間だけカウンタ136で計数させ、その計数値を記憶しておく。

【0065】それから、トリミング回路143を制御してDA変換回路132の基準電流 I_r を最大値（2mA）に設定する（ステップS5）。そして、VCO134の変調側制御端子（Vcnt2）にDA変換回路132の

最大出力振幅（100mV）を印加させ、VCO134を発振動作させる（ステップS6）。なお、このとき制御電圧Vcnt1は、VCO134を2.44GHzで発振させたときと同じ電圧にする。次に、この発振状態でのVCO134の発振出力をカウンタ141で計数し、その計数値とステップS4で得られた計数値との差分を計算して変調周波数を求め、それに基づいて期待している発振周波数（1600kHz）からのずれ量を算出し、そのずれをなくすようにトリミング値を決定する（ステップS7～S9）。

【0066】その後、決定したトリミング値をトリミング回路143に設定して、トリミングされた電流値でDA変換回路132を動作させ、DA変換回路からVCO134へ通常動作時と同一のレベルの制御電圧Vcnt2を印加して発振動作させる（ステップS10、S11）。それから、この発振状態でのVCO134の発振出力をカウンタ141で計数し、その計数値とステップS4で得られた計数値との差分を計算して変調周波数を求め、期待している発振周波数（1600kHz）と一致しているか確認する（ステップS12、S13）。そして、一致していればトリミングを終了し、一致していないときはステップS9へ戻って再度トリミング値を決定し、設定し直すようにしてもよい。

【0067】図10は、前記実施例の無線通信用LSIを応用した携帯電話器の全体構成を示すブロック図である。この実施例の携帯電話器は、表示部としての液晶パネル200、送受信用のアンテナ321、音声出力用のスピーカ322、音声入力用のマイクロボン323、上

記液晶パネル200を駆動して表示を行なわせる液晶コントロールドライバ310、スピーカ322やマイクロホンの信号の入出力を行なう音声インターフェース330、アンテナ321を介してGSM方式で携帯電話通信を行なう高周波インタフェース340、アンテナ321を介してブルートゥース規格の方式で通信を行なう本発明を適用した無線通信用LSI100、音声信号や送受信信号に係る信号処理を行うDSP(Digital Signal Processor)351、カスタム機能(ユーザ論理)を提供するASIC(Application Specific Integrated Circuits)352、表示制御を含め装置全体の制御を行なうマイクロプロセッサもしくはマイクロコンピュータなどからなるシステム制御装置353およびデータやプログラムの記憶用メモリ360、発振回路(OSC)370等を備えてなる。

【0068】上記DSP351、ASIC352およびシステム制御装置としてのマイコン353により、いわゆるベースバンド部350が構成される。図には、ベースバンド部350が1つだけ示されているが、高周波インタフェース340用のベースバンド部とブルートゥース規格の無線通信用LSI100のためのベースバンド部を別々に構成することも可能である。なお、図10において、371は水晶振動子のような振動子で、発振回路370は例えば26MHzのような周波数のクロックを発生する。

【0069】また、この実施例の携帯電話器システムでは、GSM方式で携帯電話通信を行なう高周波インタフェース340と、ブルートゥース規格の方式で通信を行なう前記実施例の無線通信用LSI100とを備えているが、現在のGSM方式の携帯電話通信システムでは高周波用LSIの動作クロックとして26MHzのシステムクロックを使用し、ベースバンド部にはそれを分周した13MHzのクロックを供給するようにしているものがある。一方、ブルートゥース規格の方式で通信を行なう前記実施例の無線通信用LSI100も前述したように13MHzのクロックを使用している。

【0070】そのため、共通の発振回路(OSC)370で発生されたシステムクロック ϕ_c を高周波インタフェース340に供給し、この高周波インタフェース340からベースバンド部350に供給される13MHzのクロック ϕ_s をブルートゥース規格の前記実施例の無線通信用LSI100にも供給して動作させることができる。あるいは、発振回路370で発生された26MHzのクロックをGSMの高周波インタフェース340に供給して動作させる一方、上記26MHzのクロックを分周した13MHzのクロックをベースバンド部350とブルートゥース規格の無線通信用LSI100とに供給して動作させることができる。

【0071】これによって、ブルートゥース用に別の発振回路を設ける必要がなく、既存の携帯電話器にブルー

トゥース規格の無線通信を行なうLSIを追加してもそれに伴なうハードウェアの追加量を極めて少なくすることができる。そして、このように、ブルートゥース規格の無線通信用LSI100を搭載することで、携帯電話器をトランシーバとして利用したり、携帯電話で受信したデータをプリンタで出力させたり、携帯電話器にパソコンから画像データや音声データを送信するような多様な機能を持たせることができるようになる。

【0072】また、上記高周波インタフェース340とブルートゥース規格の前記実施例の無線通信用LSI100とをノートパソコンやハンドヘルドPC、パームPCなどに搭載すれば、ブルートゥース規格のパソコンや周辺装置とデータ送信する機能とインターネットに接続できる機能を持たせることができる。

【0073】以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない、例えば、上記実施例においては、データを周波数変調して送信するデジタルデータ伝送システムに使用されるVCOについて説明したが、2つの制御端子を備えそれぞれの制御端子からの制御電圧によって発振周波数が制御されるように構成されたVCO一般に本発明を適用することができる。

【0074】また、実施例ではDA変換回路として9ビットのものが用いられているが、ビット数は9ビットに限定されるものでないことはいうまでもない。また、重み電流を用いたDA変換回路に限定されず、他の形式のDA変換回路であっても良い。さらに、実施例ではDA変換回路の電流調整回路をキャリア周波数を設定するレジスタと連動させているが、別個にレジスタを設けるようにすることも可能である。

【0075】以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である無線通信システムに使用されるVCOに適用した場合について説明したが、本発明はそれに限定されるものでなく、VCOを有するシステム一般に利用することができる。

【0076】

【発明の効果】本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。すなわち、周波数偏移が少ないLC発振型VCO回路を構成することができ、これによって、それを用いた周波数ホッピング方式の無線通信システムでは混信が少なくかつ正確なデータ送信を行なえるようになる。

【図面の簡単な説明】

【図1】本発明に係る変調用半導体集積回路を利用した好適な無線通信システムの構成例を示すブロック図である。

【図2】本発明に係る変調用半導体集積回路に用いられ

るLC発振型VCOの一実施例を示す回路図である。

【図3】本発明に係る変調用半導体集積回路の送信系回路のより詳細な構成例を示すブロック図である。

【図4】本発明に係る変調用半導体集積回路に用いられる電流調整回路を備えたDA変換回路の一実施例を示す回路図である。

【図5】実施例の電流調整回路を備えたDA変換回路を用いてキャリア周波数に応じて基準電流を調整した場合のVCOの入力電圧偏差と変調周波数偏差の特性を示すグラフである。

【図6】キャリア周波数に応じて5段階でDA変換回路の基準電流を調整するようにした場合における変調周波数偏差を示すグラフである。


【図7】VCOの変調利得の周波数依存特性と、入力電圧偏差特性と、変調周波数偏差の特性を示すグラフである。

【図8】トリミング回路を用いてDA変換回路の基準電流を調整する手順の一例を示すフローチャートである。

【図9】本発明を適用して有効なブルートゥース規格の無線通信における周波数ポッピングの様子を示す概念図である。

【図10】実施例の無線通信用LSIを応用した携帯電話器の全体構成を示すブロック図である。

【符号の説明】



110 受信系回路

111 ロウノイズアンプ

112 ミクサ

113 バンドパスフィルタ

114 利得可変アンプ

115 AD変換回路

116 復調整回路

117 ロウパスフィルタ

130 送信系回路

131 ガウスフィルタ

132 DA変換回路

133 ロウパスフィルタ

134 電圧制御発振回路 (VCO)

135 送信用パワーアンプ

136 カウンタ回路

137 位相比較回路

138 チャージポンプ

139 ループフィルタ


140 分周器

141 カウンタ


142 電流調整回路

143 トリミング回路


144 トリミング用DA変換回路




【図3】




【図4】




【図6】




【図5】




【図7】




【図9】



【図8】



【図10】



フロントページの続き

(51) Int.Cl.⁷
H 04 L 27/00

識別記号

F I
H 04 J 13/00コード(参考)
E

(72)発明者 松浦 達治
東京都小平市上水本町五丁目20番1号 株式会社日立製作所半導体グループ内

(72)発明者 小久保 優
東京都国分寺市東恋ヶ窪一丁目280番地
株式会社日立製作所中央研究所内

F ターム(参考) 5J081 AA02 BB10 CC43 DD03 DD24
EE02 EE03 EE18 GG01 KK02
KK09 KK22 LL05 MM01

5J106 AA04 BB08 CC01 CC24 CC38
CC41 CC52 DD17 DD32 DD35
DD38 JJ01 KK32 KK37 LL01

5K004 AA04 EE00 EE07
5K022 EE04 EE22

5K042 AA06 CA11 CA18 DA23 GA01
JA10 NA04